AGREGATION DE GENIE ELECTRIQUE SESSION 2004

Option A: Electronique et informatique industrielle

Epreuve d'électronique comportant un avant-projet

AVERTISSEMENT

L'épreuve se compose de 7 parties indépendantes repérées A, B, C, D, E, F et G

À l'intérieur de chaque partie les questions sont également indépendantes. Les candidats sont invités à prendre connaissance de la totalité du sujet avant de commencer à composer.

Le sujet comprend un jeu de documents réponse à compléter. Les candidats devront :

- Impérativement utiliser le document réponse à chaque fois que cela sera précisé dans la guestion ;
- Impérativement utiliser les notations indiquées dans le texte ou sur les figures ;
- Rédiger sur des feuilles séparées les réponses à chaque partie et numéroter chaque page de leur copie ;
- Présenter les calculs clairement, dégager et encadrer tout résultat littéral ou numérique ;
- Expliquer le raisonnement utilisé entre deux étapes de calcul.

Note importante:

Une partie du barème, lors de la correction, sera affectée :

- à la présentation générale de la copie ;
- à la concision des explications et à la précision du vocabulaire utilisé ;
- à la lisibilité et à la présentation des calculs mathématiques ;
- au respect de la numérotation des questions que l'on doit retrouver devant les réponses.

Conseil aux candidats:

Si le texte du sujet, de ses questions ou de ses annexes, vous conduit à formuler une ou plusieurs hypothèses, il vous est demandé de la (ou les) mentionner explicitement dans votre copie.

Ce sujet comporte :

- un dossier présentation;
- un dossier schémas constructeurs;
- un dossier documentations ressource;
- un dossier questionnement;
- 10 pages document réponse.

SYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16)


DOSSIER DE PRESENTATION

Contenu du dossier :

1. PRESENTATION DU SYSTEME DE PALPAGE A TRANSMISSION RADI	[0 1
1.1. DESCRIPTION DU FABRICANT.	1
1.2. DIAGRAMME SAGITTAL.	2
2. ANALYSE FONCTIONNELLE DE OT1 MODULE EMETTEUR RADIO	3
2.1. SCHEMA FONCTIONNEL DE DEGRE 1	3
2.2. SCHEMA FONCTIONNEL DE DEGRE 2 DE FP2	4
2.3. SCHEMA FONCTIONNEL DE DEGRE 2 DE FP5.	5
3. ANALYSE FONCTIONNELLE DE OT4 MODULE RECEPTEUR RADIO	6
3.1. SCHEMA FONCTIONNEL DE DEGRE 1	6
3.2 SCHEMA FONCTIONNEL DE DECRE 2 DE EPS	8

1. PRESENTATION DU SYSTEME DE PALPAGE A TRANSMISSION RADIO.

1.1. DESCRIPTION DU FABRICANT.



MP16

Système de palpage à transmission radio pour centres d'usinage et tours de grandes dimensions

Description du système

Le MP16 comprend un palpeur Renishaw MP3 associé à un système de transmission des signaux par radio. L'intégration de l'ensemble de palpage est rapide et aisée puisqu'il n'y a plus de cablâge à réaliser.

Le montage en brôche du palpeur s'effectue grace à un cône sur lequel est fixé le module émetteur RMP2, le palpeur MP3 et son stylet.

Le système MP16 utilise un des 69 canaux alloués dans la bande UHF des 433 Mhz. L'utilisateur peut lui mème programmer les canaux ainsi que le mode de mise en marche désiré grace à un dialogue optique entre le palpeur et l'interface MI 16.

L'interface MI 16 intègre 2 récepteurs radio distincts, raccordés chacun à une antenne. Ce dispositif permet de minimiser les phénomènes d'échos lors des déplacements du MP16.

La mise en route du palpeur radio MP16 peut être effectuée selon plusieurs modes :

- Interrupteur dans le cône.
- M / A par rotation.
- Commande optique (code M)

Le sytème est opérationel jusque à une distance d'environ 15m entre l'émetteur RMP2 du palpeur MP 16 et les antennes RMM2.

Description des éléments


MP3 Palpeur à déclenchement $\pm X$, $\pm Y$, +Z.

RMP2 Module émetteur radio.


RMM2 Antennes de réception signal radio.

MI16 Récepteur radio et interfaçage CN.

PSU3 Alimentation 24v (Optionnelle).



1.2. DIAGRAMME SAGITTAL.




Fonction d'usage:

Le système technique doit pouvoir faire des mesures sur des pièces mécaniques (hauteur, largeur, diamètre, ...) avec une précision allant jusqu'au micromètre. Les mesures seront entièrement automatiques et reproductibles.

2. ANALYSE FONCTIONNELLE DE OT1 MODULE EMETTEUR RADIO.

2.1. SCHEMA FONCTIONNEL DE DEGRE 1.



Description des fonctions:

◆ FP1 : Interface palpeur.

Cette fonction permet de remettre en forme le signal issu du contact du palpeur.

- ➤ **Entrée** : PROBE, signal binaire (0 ;5,4V) représentant l'état du palpeur (0V correspondant au palpeur en contact avec la pièce).
- > **Sortie**: PROBINV, signal binaire (0;5,4V) inversé par rapport à PROBE (5,4V correspondant au palpeur en contact avec la pièce).

• FP2 : Détection et mise en forme.

Cette fonction permet de fournir l'instant précis où le palpeur est entré en contact.

- > **Entrée** : PROBINV, issu de FP1.
- ➤ **Sortie**: MODUL, signal analogique (0;5V) comportant trois composantes fréquentielles. Un premier signal à 1kHz et modulé en phase (PSK) contenant à la fois une information de palpeur en contact, mais aussi l'instant précis où a eu lieu le contact. Cette information est transmise en série. Un second signal à 500Hz permet de récupérer l'horloge d'émission à 1kHz. Pour finir un signal à 100Hz indique le bon état des piles.

◆ FP3 : Contrôle du système.

Cette fonction permet de dialoguer par liaison série optique avec OT4 pour obtenir l'ordre de mise en marche et d'arrêt ainsi que le numéro de canal de transmission choisi. Elle contrôle le bon fonctionnement du système.

> Entrées :

- ✓ Rx, signal optique de réception série.
- ✓ PICON, signal logique issu de FP4 indiquant le bon état des piles.
- ✓ SYN, signal logique issu de FP5 indiquant le bon fonctionnement de l'émetteur.

> Sorties :

- ✓ RSPW, signal logique commandant l'alimentation de l'émetteur (1 logique pour mise en marche).
- ✓ SWANT signal logique commandant la connexion de l'antenne à la sortie de l'émetteur.

✓ PROG, liaison série synchrone comportant trois fils (ENABLE, DATA et CLOCK) pour l'initialisation de l'émetteur (entre autre la fréquence d'émission).

♦ FP4 : Surveillance d'alimentation.

Cette fonction permet de détecter l'usure des piles d'alimentation de l'émetteur radio.

- > Entrée : tension des piles (5,4V).
- > **Sortie** : PICON, signal binaire indiquant un bon état des piles.

FP5 : Emetteur radio.

Cette fonction permet de transmettre par liaison radio l'information issue de FP2.


> Entrées :

- ✓ MODUL, signal analogique issu de FP2 représentant principalement la mesure faite.
- ✓ RSPW, signal logique commandant l'alimentation de l'émetteur (1 logique pour mise en marche).
- ✓ SWANT signal logique commandant la connexion de l'antenne à la sortie de l'émetteur.
- ✓ PROG, liaison série synchrone comportant trois fils (ENABLE, DATA et CLOCK) pour l'initialisation de l'émetteur (entre autre la fréquence d'émission).

> Sorties :

- ✓ SR, signal radio à 433MHz sur un des 69 canaux.
- ✓ SYN, signal logique indiquant le bon fonctionnement de l'émetteur.

2.2. SCHEMA FONCTIONNEL DE DEGRE 2 DE FP2.



Description des fonctions:

FS21 : Génération des signaux d'horloge.

Cette fonction permet de générer tous les signaux d'horloge utile au fonctionnement de FP2. Les différentes horloges sont issues d'un quartz à 4MHz.

➤ **Sorties**: Q0 à Q13, signaux binaires de rapport cyclique ½, de fréquence moitié l'un par rapport à l'autre. Q0 à 1MHz, Q1 à 500kHz, ..., Q13 à 122Hz.

• FS22 : Détection d'événement.

Cette fonction permet de détecter le moment précis où le palpeur est entré en contact.

> Entrées :

- ✓ Q0 à Q13, signaux d'horloge.
- ✓ PROBINV, issu de FP1.
- ➤ **Sortie**: SERIE, signal binaire représentant une émission en série au rythme du 976Hz (~1kHz). Sont envoyés les 8 bits (Q3 à Q10) capturés à l'événement sur PROBINV, poids faible en tête, ainsi qu'un bit de parité et enfin un bit représentant l'état du palpeur (lorsque le palpeur est en appui ce bit est à 1). En fin de transmission le signal SERIE garde l'état du dernier bit reçu (c'est à dire : état du palpeur).

• FS23 : Génération du témoin d'alimentation.

Cette fonction permet de générer un signal sinusoïdal de fréquence 122Hz témoin du bon état des piles.

- > **Entrée** : Q0 à Q13, signaux d'horloge.
- > Sortie: Salim, signal guasi sinus de fréquence 122Hz et d'amplitude 0 à 5V.

FS24 : Génération de l'image de la porteuse.

Cette fonction permet de générer un signal sinusoïdal de fréquence 488Hz image (divisée par 2) de l'horloge d'émission du signal SERIE.

- > **Entrée** : Q0 à Q13, signaux d'horloge.
- > **Sortie** : Sport, signal quasi sinus de fréquence 488Hz et d'amplitude 0 à 5V.

• FS25 : Génération et modulation de la porteuse.

Cette fonction permet de faire une modulation à saut de phase (PSK) pour transmettre le signal série issu de FS22.

> Entrées :

- ✓ Q0 à Q13, signaux d'horloge.
- ✓ SERIE, issu de FS22.
- > **Sortie** : Sprobe, signal quasi sinus de fréquence 976Hz, d'amplitude 0 à 5V et modulé en phase (en phase ou en opposition de phase).


• FS26 : Sommation et filtration.

Cette fonction permet de faire la somme pondérée des trois signaux à transmettre ainsi que le filtrage des harmoniques.

> Entrées :

- ✓ Salim, issu de FS23.
- ✓ Sport, issu de FS24.
- ✓ Sprobe, issu de FS25.
- > **Sortie**: MODUL, signal analogique d'amplitude 0 à 5V avec des composantes fréquentielles à 122Hz, 488Hz et le signal utile autour de 976Hz.

2.3. SCHEMA FONCTIONNEL DE DEGRE 2 DE FP5.



Description des fonctions:

• FS51 : Oscillation commandée.

Cette fonction permet de réaliser un oscillateur commandé en tension.

> Entrées :

- ✓ RSPW, signal de mise en marche issu de FP3.
- ✓ MODUL, signal à transmettre issu de FP2.
- ✓ COMP, signal représentant l'erreur de phase issu de FS54.
- > **Sortie** : OSC, signal analogique sinusoïdal modulé en fréquence avec une porteuse dans la bande des 433MHz (69 canaux possibles).

◆ FS52 : Conversion tension / champ électromagnétique.

Cette fonction permet de transformer le signal électrique en champ électromagnétique.

> Entrées :

- ✓ SWANT, ordre de connexion de l'antenne issu de FP3.
- ✓ OSC, issu de FS51.
- ➤ **Sortie**: SR, signal radio (champ électromagnétique) modulé en fréquence autour d'une porteuse à 433MHz. En fait 69 canaux sont possibles allant de 433,075MHz à 434,8MHz par pas de 25kHz.

FS53 : Oscillation de référence.

Cette fonction permet de générer une fréquence de référence pour faire le réglage de la fréquence d'émission.

> **Sortie** : OSC Réf, signal sinusoïdal de fréquence 8MHz et d'amplitude comprise entre 0 à 5V.

• FS54 : Comparaison de phase.

Cette fonction permet de fournir une tension image de l'erreur de phase entre deux signaux périodiques.

> Entrées :


- ✓ OSC, issu de FS51.
- ✓ OSC Réf, issu de FS53.
- ✓ PROG, signal de programmation issu de FP3.

> Sortie:

- ✓ SYN, signal logique indiquant la synchronisation des signaux d'entrée.
- ✓ COMP, tension analogique comprise entre 0 et 5V image de l'erreur de phase entre un signal de fréquence N1 fois plus faible que OSC et un signal de fréquence N2 fois plus faible que OSC Réf. Cette erreur est aussi filtrée dans la fonction. On peut avoir avant filtrage, une erreur de phase comprise entre 0 et 360°.

3. ANALYSE FONCTIONNELLE DE OT4 MODULE RECEPTEUR RADIO.

3.1. SCHEMA FONCTIONNEL DE DEGRE 1.



Description des fonctions:

◆ FP1, FP1': Conversion champ électromagnétique / tension.

Cette fonction permet de convertir l'onde électrique reçue en une tension.

- > **Entrée** : CE, champ électromagnétique autour de 433MHz provenant de l'émetteur.
- > **Sortie**: SR1, SR2, tensions analogiques de faible amplitude image de CE. La conversion se fait suivant deux axes perpendiculaires entre eux, l'une donne SR1, l'autre SR2.

• FP2 : Réception radio et démodulation de fréquence.

Cette fonction permet de démoduler (en fréquence) les signaux d'entrée sur le canal choisi.

> Entrées :

- ✓ SR1, SR2, issus de FP1 et FP1'.
- ✓ SYNTHE, liaison série synchrone (signal logique sur 3 bits, ENABLE, DATA et CLOCK) issu de FP6 servant à programmer le canal choisi.

> Sorties :

- ✓ Audio1, signal SR1 démodulé en fréquence sur le canal choisi et dans l'axe de la voie
 1.
- ✓ RSSI1, signal analogique image du niveau de réception sur la voie 1.
- ✓ Audio2, RSSI2, même chose que Audio1 et RSSI1, mais pour SR2.

• FP3 : Sélection et démultiplexage fréquentiel.

Cette fonction permet de choisir le signal ayant la plus forte réception (Audio1 ou Audio2), puis de séparer les trois informations reçues.

> Entrées: RSSI1, Audio1,RSSI2, Audio2 signaux analogiques issus de FP2.

> Sorties :

- ✓ RX1000, signal analogique sinusoïdal de fréquence 976Hz, modulé en phase (PSK), contenant l'information sur l'état du palpeur ainsi que le moment (dans une période du 976Hz) où le palpeur a changé d'état (mot de 8 bits utiles).
- ✓ RX500, signal analogique sinusoïdal de fréquence 488Hz image de la fréquence d'émission (divisée par 2) du signal PSK.
- ✓ RX125, signal analogique sinusoïdal de fréquence 122Hz, témoin du bon état des piles de l'émetteur.
- ✓ RSSI, signal analogique image du niveau de réception.

• FP4 : Extraction des informations transmises.

Cette fonction permet de fournir les informations logiques transmises par l'émetteur. Principalement, le moment exact où le palpeur a changé d'état (après démodulation PSK et conversion nombre => temps).

- ➤ Entrée : Tensions RX1000, RX500, RX125, RSSI, issues de FP3.
- > **Sortie**: ETAT, signal binaire sur 4 bits indiquant l'état du palpeur et transmis vers la machine à commande numérique.
 - ✓ PROBE STATUS, représentant l'état du palpeur (en contact ou non).
 - ✓ ERROR, indiquant une erreur de transmission.
 - ✓ LOW BATTERY, indiquant l'état des piles de l'émetteur.
 - ✓ LOW SIGNAL, indiquant un niveau de réception trop faible pour le bon fonctionnement du système.

♦ FP5 : Visualisation et alarme.

Cette fonction permet de réaliser l'interface avec l'opérateur, à la fois de façon visuelle pour fournir l'état du palpeur et le niveau de réception, mais aussi sonore pour avertir d'un problème et pour confirmer les commandes de l'opérateur (mise en marche et choix du canal de transmission).

> Entrées :

- ✓ ETAT, signal binaire sur 4 bits issu de FP4, indiquant l'état du palpeur.
- ✓ RSSI, signal analogique issu de FP3, indiquant le niveau de réception.
- ✓ DISPLAY, liaison série synchrone comportant trois fils (ENABLE, DATA et CLOCK) issue de FP6 pour transmettre les valeurs à afficher concernant la programmation du numéro de canal.
- ✓ BeepPIC, signal logique issu de FP6 demandant une impulsion sonore sur le haut parleur.

> Sorties :

✓ VISU ETAT, représente un ensemble de signaux visuels composé de :

- 1 bargraph indiquant le niveau de réception de la transmission radio.
- 2 afficheurs 7 segments indiquant le numéro de canal de transmission.
- 5 diodes électro-luminescentes (DEL) d'indications pour aider l'opérateur à programmer le numéro de canal sur le récepteur et sur l'émetteur (TIMEOUT, SHANK, SPIN, OPTIC et ON/OFF).
- 4 DELs indiquant si le palpeur est en contact, s'il y a une erreur de transmission, si la batterie de l'émetteur est déchargée et si le signal radio est trop faible.
- ✓ Beep, signal sonore d'avertissement de l'opérateur.

FP6 : Contrôle du système.

Cette fonction permet de dialoguer, par liaison série optique, avec OT1 pour lui envoyer l'ordre de M/A ainsi que le numéro de canal de transmission choisi.

Elle va également permettre le réglage exact de la fréquence de réception (FP2) et gérer les commandes d'affichage (Fp5).

> Entrées :

- ✓ RX, signal optique de réception série.
- ✓ RSSI, signal analogique issu de FP3, indiquant le niveau de réception.
- ✓ Deux signaux de commande permettant la mise en M/A et le choix du canal de réception.

> Sorties :


- ✓ SYNTHE, liaison série synchrone (signal logique sur 3 bits, ENABLE, DATA et CLOCK) servant à programmer le canal choisi.
- ✓ DISPLAY, liaison série synchrone comportant trois fils (ENABLE, DATA et CLOCK) pour transmettre les valeurs à afficher concernant la programmation du numéro de canal.
- ✓ BeepPIC, signal logique demandant une impulsion sonore sur le haut parleur.
- TX, signal optique de transmission série.

FA: Alimentation.

Cette fonction permet de fournir toutes les tensions nécessaires au bon fonctionnement du récepteur.

- > Entrée : Réseau 230V alternatif (EDF).
- > **Sorties**: Tensions continues de:
 - ✓ +24V, 50mA.
 - ✓ +15V, 100mA.
 - ✓ +5V, 100mA.
 - ✓ -5V, 100mA.

3.2. SCHEMA FONCTIONNEL DE DEGRE 2 DE FP5.



Description des fonctions:

• FS51 : Gestion de l'affichage et conversion des données à afficher.

Cette fonction permet de commander le bon afficheur au bon moment avec les données correspondantes. Elle réalise également une conversion des données pour obtenir une donnée au format afficheur 7 segments.

> Entrées :

- ✓ DISPLAY, liaison série synchrone comportant trois fils (ENABLE, DATA et CLOCK) issue de FP6 pour transmettre les valeurs à afficher concernant la programmation du numéro de canal.
- ✓ CLK, signal d'horloge.

> Sorties :

- √ 8 signaux représentatifs des données à afficher au format 7 segments.
- √ 4 signaux de commande de choix de l'afficheur.

◆ FS52 : Affichage du canal et des indications aidant à la programmation.

Cette fonction permet d'afficher le canal choisi ainsi que des indications nécessaires à l'opérateur pour la programmation.

> Entrées :

- 8 signaux représentatifs des données à afficher au format 7 segments.
- ✓ 4 signaux de commande de choix du bon afficheur.

> Sortie:

- ✓ Signaux affichés:
 - 2 afficheurs 7 segments indiquant le numéro de canal de transmission.
 - 5 diodes électro-luminescentes (DEL) d'indications pour aider l'opérateur à programmer le numéro de canal sur le récepteur et sur l'émetteur (TIMEOUT, SHANK, SPIN, OPTIC et ON/OFF).

FS53 : Affichage des états du palpeur.

Cette fonction permet l'affichage des différents états du palpeur

- > Entrées : : ETAT, signal binaire sur 4 bits indiquant l'état du palpeur
 - ✓ PROBE STATUS, représentant l'état du palpeur (en contact ou non).
 - ✓ ERROR, indiquant une erreur de transmission.
 - ✓ LOW BATTERY, indiquant l'état des piles de l'émetteur.
 - ✓ LOW SIGNAL, indiquant un niveau de réception trop faible pour le bon fonctionnement du système.

> Sortie:

- ✓ Signaux affichés :
 - 4 DELs indiquant si le palpeur est en contact, s'il y a une erreur de transmission, si la batterie de l'émetteur est déchargée et si le signal radio est trop faible.

◆ FS54 : Affichage du niveau de réception.

Cette fonction permet l'affichage du niveau de réception.

- > Entrée : RSSI, signal analogique issu de FP3, indiquant le niveau de réception.
- Sortie
 - √ 1 bargraph indiquant le niveau de réception de la transmission radio.

• FS55 : Emission d'un signal sonore.

Cette fonction permet de produire un signal sonore pour avertir d'un problème.

> Entrée :

✓ BeepPIC, signal logique demandant une impulsion sonore sur le haut parleur.

> Sortie:


✓ Beep, signal sonore d'avertissement de l'opérateur.


SYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16)


DOSSIER DES SCHEMAS CONSTRUCTEUR


Contenu du dossier :


Schémas partiels de la carte principale du récepteur "MI16 LOGIC PWB" (12 pages)	1 à 12
Schémas de la carte face avant du récepteur "MI16 FRONT PANEL" (7 feuilles A4)	13 à 15
Schémas partiels des fonctions internes du circuit logique programmable (7 pages)	16 à 22




































Page 12








Page 14




















SYSTEME DE PALPAGE A TRANSMISSION RADIO ETUDE DU RECEPTEUR (MI16)

DOSSIER DES DOCUMENTATIONS RESSOURCE

Contenu du dossier :

Programme Afficheur (2 pages)	1 à 2
Mémo VHDL (4 pages)	3 à 6
Exemples de programmes VHDL (2 pages)	7 à 8
PIC16F870 (27 pages)	9 à 35
RB751V-40 (1 page)	36
MC14499 (2 pages)	37 à 38
NE571 (2 pages)	39 à 40
NOTE D'APPLICATION NE571 (4 pages)	41 à 44
MF10 (8 pages)	45 à 52
TLC555 (4 pages)	53 à 56
MC1413 (1 page)	57
DOCUMENTATION RELAIS (2 pages)	58 à 59
SA601 (6 pages)	60 à 66
FILTRES HELICOIDAUX (2 pages)	67 à 68
HC4046 (7 pages)	69 à 75
LF398A (6 pages)	76 à 81

; PIC 16F870									
-	=====	title	e "mc14499 (du 16 Novembre 2001"					
; Le bu	ut est de rem	placer	le MC14499	qui est obsolète. La					
seule différence est la vitesse de transmission									
; qui a été ralentie dans le programme MI16.					44		org	4	
; Il est très important que le clear watch dog (clrwdt) soit en							0.9	•	
interruption car dans le pg principal,					45		movwf	wbuff	
				reset après avoir envoyé	46		swapf	STATUS,w	
	arasites avec			reset apres avoir envoye	47		clrf	STATUS	
des po	arasites avec	allum	le gaz:		47		CITT		
//*I		INIC"			40			;put in bank0 if i	necessary
#inciu	ıde "P16F870	.INC			48		movwf	statbuff	
;*****			"***** Head	der ***********	49		btfsc	INTCON,TOIF	
1	POINTER	₹	equ	H'00'	50		goto	timeri	
					51		btfsc	INTCON,INTF	
2	ZERO	equ	H'7E'		52		goto	clki	
3	ONE	equ	H'oC'		53		movlw	B'11111000'	
4	TWO	equ	H'B6'		54		andwf	INTCON	
5	THREE	equ	H'9E'		55		goto	endinter	
6	FOUR	equ	H'CC'		56	timeri	clrwdt	CHAILIC	
7	FIVE	equ	H'DA'		57	cirrieri	movlw	tmrOdiv	
		•							
8	SIX	equ	H'FA'		58		movwf	TMRo	
				ng of segments for	59		bsf	intflg,0	
				(PORTC)	60		bcf	INTCON,TOIF	
9	SEVEN	equ	H'oE'					;indique au prog	ramme
10	EIGHT	equ	H'FE'					principal l'interru	ption
11	NINE	equ	H'DE'		61		goto	endinter	
12	Α	equ	H'EE'		62	clki	bcf	INTCON,INTF	
13	i	equ	H'60'		63		btfsc	PORTB,enable	
14	iı	equ	H'6C'		64		goto	endinter	
	Ü	•	H'7C'				bcf	STATUS,C	
15		equ			65			•	
16	DASH	equ	H'80'		66		btfsc	PORTB,datas	
17	BLANK	equ	H'00'		67		bsf	STATUS,C	
					68		rlf	mode	
; CON	ISTANTS				69		rlf	bcddigit	
18	tmrOdiv	equ	D'78'		70		rlf	poindec	
19	datas	equ	D'01'	; data signal	71	endinter	swapf	statbuff,w	
20	enable	equ	D'02'	; enable signal	72		movwf	STATUS	
	0	0 4 1 .		, спасте я.д.та.	73		swapf	wbuff	
. UAI	RIABLES				74		swapf	wbuff,w	
	digit1	0011	H'20'		74		swupi	wbuii,w	
21	aigiti	equ			75				
			-	nank or timeout or	75		retfie		
			timeout	305					
22	digit2	equ	H'21'		76	START			
				oin or spin on/off or optic	77		bsf	STATUS,RPO	;page 1
			or optic	on/off	78		movlw	B'00000110'	
23	digit3	equ	H'22'	; Unité (display)	79		movwf	ADCON1	
24	digit4	equ	H'23'	; Dizaine (display)					
25	savdig1	equ	H'24'		80		bcf	STATUS.RPO	;page 0
26	_	-	H'25'		81		movlw	0	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
27	_	equ	H'26'		82		movwf		
28	_		H'27'		83		movwf	PORTB	
29		-	H'28'					PORTC	
29	display	equ		la la calta a calatala	84		movwf	PORIC	
				le location - which			1 (CTATUC DD -	
				to update	85		bsf	STATUS,RPO	;page 1
30	count	equ	H'29'	; loop counter variable	86		movlw	0	
31	wbuff	equ	H'2A'	; register save	87		movwf	TRISA	
32	statbuff	equ	H'2B'	; register save	88		movwf	TRISC	
33	poindec	-	H'2C'	; point decimal save	89		movlw	b'00000111'	
34	bcddigit		H'2D'	; bcd digit save	90		movwf	TRISB	
35	mode	equ	H'2E'	; mode save					
36	savpoind		H'2F'	, mode save	91		bsf	STATUS,RPo	ingge 1
									;page 1
37	savbcd		H'30'		92		movlw	B'00000100'	
38	savmode		H'31'		93		OPTION		
39	edgenab	equ	H'32'		94		bcf	STATUS,RPO	;page 0
40	intflg	equ	H'33'		95		movlw	B'10110000'	
					96		movwf	INTCON	
41		org	0		1				
		- 3	-						
42		goto	START		97		movlw	tmrOdiv	
43		retlw	soft_vers	ion	98		movwf	TMRO	
43		IEUW	soit_vers	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	90		movwi	ININO	
					00		menter	LI'CC'	
					99		movlw	H'FE'	

			D OBBIEN DES DOC	CIVILLIVII	111011	TILDE	o chez
100		movwf	display	158	RTCC_FI	11	
100		movwi	азрау	159	KICC_II	btfss	intflg,O
101		clrf	edgenab	160		goto	MAIN
						bcf	intflg,0
102		clrf	savpoind	161		DCI	ilitiig,0
103			h'oF'	163	CONUE	T LIEV T	O DICDI AU
103		movlw		162	CONVE		O_DISPLAY
104		movwf	savdig1	163		movlw	digit1
105		movwf	savdig2	164		movwf	FSR
106		movwf	savdig3				; put the address of the first digit
107		movwf	savdig4				into the FSR to enable POINTER
				165		movlw	H'04'
108	MAIN	btfsc	PORTB,enable	166		movwf	count
109		goto	nex1				; prepare count variable to
110		movlw	D'1'				loop for all four displays
111		movwf	edgenab	167	NEXT_H	EX	
112		goto	AFFICH	168		movfw	POINTER
113	nex1	btfss	edgenab,0	169		call	RETURN_CODE
114		goto	AFFICH	170		movwf	POINTER
115		clrf	edgenab	171		incf	FSR,1
			ici, on vient à la remonté de	172		decfsz	count,1
			"enable" (tested)	173		goto	NEXT_HEX
116		movfw	mode	.,,5		9010	
.10		moviw	;çα prend entre 3 et 27 μS	174		btfsc	display,0
117		movwf		175		goto	di
		movfw	bcddigit	176		movfw	digit4
118			_			btfsc	
119		movwf	savbcd	177			savpoind,3
120		movfw	poindec	178		addlw	1
121		movwf	savpoind	179	d1	btfsc	display,1
122	bcdconv		savmode	180		goto	d2
123		movwf	savdig2	181		movfw	digit3
124		movlw	H'oF'	182		btfsc	savpoind,2
125		andwf	savdig2	183		addlw	1
126		bcf	STATUS,C				
127		rrf	savmode	184	d2	btfsc	display,2
128		bcf	STATUS,C	185		goto	d3
129		rrf	savmode	186		movfw	digit2
130		bcf	STATUS,C	187		btfsc	savpoind,1
130		rrf	savmode	188		addlw	1
131		bcf	STATUS,C	189	d3	btfsc	display,3
132		rrf	savmode	190	us	goto	dsp
		movfw	savmode			movfw	digit1
133				191			
134		movwf	savdig1	192		btfsc	savpoind,0
425			and and	193	.1	addlw	1 PODTS
135		movfw	•	194	dsp		PORTC
136		movwf	savdig3	195		movfw	display
137		movlw	H'oF'	196		movwf	PORTA
138		andwf	savdig3	197		movwf	display
139		bcf	STATUS,C	198		rlf	display,1
140		rrf	savbcd	199		bsf	display,0
141		bcf	STATUS,C	200		btfss	display,4
142		rrf	savbcd	201		bcf	display,0
143		bcf	STATUS,C	202		goto M	IAIN
144		rrf	savbcd				
145		bcf	STATUS,C	203	RETURN	LCODE	
146		rrf	savbcd	204		addwf	PCL,1
147		movfw	savbcd	205		retlw	ZERO
148		movwf	savdig4	206		retlw	ONE
			20.00.3	207		retlw	TWO
149	AFFICH			208		retlw	THREE
150	A. 1 IOI I	movfw	savdig1 ;dizaine (voir code aff)	209		retlw	FOUR
151		movwf	digit1	210		retlw	FIVE
		movfw	savdig2 ;unité (voir code aff)	210		retlw	SIX
152							
153		movwf	digit2	212		retlw	SEVEN
154		movfw	savdig3 ;unité	213		retlw	EIGHT
155		movwf	digit3	214		retlw	NINE
156		movfw	savdig4 ;dizaine	215		retlw	A
157		movwf	digit4	216		retlw	1
				217		retlw	II
				218		retlw	U
				219		retlw	DASH
				220		retlw	BLANK
				221	END		

Instructions concurrentes

VHDL: du Langage à la Modélisation R. Airiau / J.M. Bergé / V. Olive / J. Rouillard

Photocopie de cette page autorisée par les auteurs sous réserve de la présence de cette mention

Instructions séquentielles

-- Instruction processus (label :) process -- Affectation de variables -- Déclarations VAR2 := VAR1 / (VAR3 + VAR4); begin MON_POINTEUR := new INTEGER'(3); -- Instructions séquentielles TAB(1 to 3) := (1,2,3); {wait on liste_des_signaux_surveillés;} -- Instruction conditionnelle end process (label); if condition booléenne 1 then -- Traitement 1. elsif condition_booléenne_2 then -- Traitement 2. -- Affectation de formes d'ondes A <= B after 10 ns, '1' after 20 ns: else -- Traitement 3. (A,B) <= transport (BLEU, '1') after 10 ns; end if: -- Instruction de bloc -- Instruction de choix label: block {(CLK='1' and not CLK'STABLE)} case expression is {en-tête_généricité_et_ports} when Valeur_1 => -- Instructions_1 -- Déclarations locales when Valeur_2 | Valeur_3 => -- Instructions_2 when Valeur_4 to Valeur_5 => -- Instructions_3 -- Instructions concurrentes Valeur_6 downto Valeur_8 =>-- Instructions_4 end block {label}; when others => -- Instructions N -- Affectation conditionnelle de signaux end case ; If CONDITION then SIGNAL1 <= {transport} '0'; -- Instruction de boucle { elsif CONDITION_2 then { label : } loop... -- Instructions séquentielles $(A1, A2) \le \{transport\} ('1', "010") \{after 10 ns; \}$ end loop { label }; { label : } for indice in Intervalle loop nom_ou_agrégat <= {transport} forme d'onde n ;} ... -- Suite d'instructions séquentielles end if: end loop { label } ; { label_de_boucle : } while condition loop -- Affectation d'un signal selectionné ... -- Suite d'instructions séquentielles {label :} with CHOIX select next { label_de_boucle } { when condition} ; nom_ou_agrégat <= {guarded} {transport} end loop { label_de_boucle }; "1000" when "01", exit { label_de_boucle } { when condition} ; "0100" when "10", ... forme_d'onde_n when choix_n, null: -- Instruction nulle { nom_ou_agrégat when others}; return VALEUR: -- Retour de fonction -- Appel de procédure -- Appel de sous-programmes VERIFICATION_HOLD(SIGNAL1, 3 ns); MA PROCEDURE (NBR, MESSAGE => "GO"); VALEUR := FONCT1(TAB'LOW, 'A', VAR2); -- Instruction d'assertion assert condition_booléenne {report message} {severity NOTE | WARNING | ERROR | FAILURE} ; -- Affectation de formes d'ondes B <= transport ENTREE, null after 10 ms; -- Instanciation de composants S <= B after 10 ns, '1' after 20 ns; C1: INVERSEUR port map (E => A, S=> B); C2: INVERSEUR -- Instruction d'attente { generic map (10 ns) } wait on {liste_de_signaux} { until condition } port map (C, D); for expression_de_temps); Instruction de génération -- Instruction d'assertion LABEL: if CONDITION generate assert condition booléenne (report message) (severity NOTE | WARNING | ERROR Ensemble d'instructions concurrentes end generate { LABEL } ; FAILURE); LABEL: for PARAMETRE in INTERVALLE -- La spécification d'attributs donne une generate -- valeur à ceux-ci -- Ensemble d'instructions concurrentes

MEMO VHDL Page 3

attribute NBR_PATTES of C1: component is 32; end generate { LABEL };

VHDL : du Langage à la Modélisation R. Airiau / J.M. Bergé / V. Olive / J. Rouillard

Photocopie de cette page autorisée par les auteurs sous réserve de la présence de cette mention

Déclarations de types

type COULEUR is (VERT, BLEU, JAUNE);

Type tableau non contraint

type VECTEUR_D_ENTIERS is array (POSITIVE range <>) of INTEGER;

Type tableau contraint

type TABLEAU is array (1 to 10) of INTEGER;

type FLOT is range 1.00 to 2.00;

Déclaration incomplète de type

type ARTICLE;

-- Type pointeur

type ACCES is access ARTICLE;

Type enregistrement

type ARTICLE is record

NUMERO: INTEGER; VALEUR: FLOAT:

SUIVANT: ACCES:

end record:

- -- Sous-type associé
- -- à une fonction de résolution

subtype SOUS_TYPE

is { FONCTION_DE_RESOLUTION}

TYPE_DE_BASE { contraintes};

Type physique

type DISTANCE is range 0 to 1E16

units

-- Angstrom

10 A; -- nanomètre

end units;

-- Type fichier

type FICHIER_DE_BIT is file of BIT;

Déclarations d'objets

constant PI: REAL:= 3.1416; constant DIFFEREE: INTEGER;

variable NOM: TYPE_OU_SOUS-TYPE { := VALEUR_D'INITIALISATION } ;

constant LOCALE : BIT := FCT_INIT (P1) ;

file FICHIER : TYPE_DU_FICHIER is { in | out } -- Déclaration de procédure destinée à être

NOM_LOGIQUE_DU_FICHIER;

signal CE_SIGNAL : { FCT_DE_RESOLUTION}

TYPE_OU_SOUS-TYPE { contraintes} {register/bus} {:= VALEUR_INITIALE} ;

attribute NOM_DE_L_ATTRIBUT : BOOLEAN ;

attribute NOM: STRING;

alias BIT4: BIT is VECTEUR (4);

alias PAGE: BIT_VECTOR(1 to 2) is

ADRESSE(16 downto 15);

component COMPOSANT

{ generic (DELAIS : TIME := 0 ns;

N: POSITIVE;...);}

{ port (ENTREE : in VECTOR (1 downto N);...);} function RESOLUTION (V : in BIT_VECTOR)

end component;

Déclarations et spécifications

Déclarations autorisées (ou impossibles)	Spécification d'entité	Architecture	Configuration	Spec. de paquetage	Corps de paquetage	Bloc	Process	Sous-programmes
Déclaration de sous-programme	oui	ouf	1111	out	out	oui	out	ou
Corps de sous programme	out	oui	1111	1111	oui	oui	out	ou
Déclaration de type	out	out	1111	out	oui	oui	ouf	ou
Déclaration de sous type	out	out	111	out	out	oul	υu!	ou
Déclaration de constante	out	oui	1111	out	out	ouf	oui	ou
Déclaration de variable		III	III		111	1111	ouf	ou
Déclaration de signal	out	ouf	1111	oui	111	oui	111	
Déclaration de fichier	oui	out	1111	oui	oui	oui	out	ou
Déclaration d'altas	oui	oul	1111	out	oui	out	out	ou
Déclaration de composant		ouf	1111	oui		oui		
Déclaration d'attribut	ouf	oui	111	oui		out	out	ou
Spécification d'attribut	out	out	out	ouf		out	out	ou
Spécification de déconnection	ouf	ouf	111.	out	III.	ouf		
Spécification de configuration	1111	out	111	111	111	out	III	111
Déclaration d'entité		111.	111		111	1111	111	
Déclaration de configuration		111			111	III		
Déclaration de paquetage			111	III	III	III	III	
Clause use	out	oui	out	out	oui	out	out	ou

Déclarations de sous-programmes

Déclaration de procédures

procedure CAN { (ENTREE : { in} REAL {:= 0.0};

SORTIE: out INTEGER;

CONTROLE :inout BOOLEAN; ...)];

- -- appelée dans un ensemble d'instructions
- -- concurrentes

procedure VERIFICATION (NOM : { in } STRING:

signal S: { in} INTEGER);

-- Déclaration de fonctions

function MIN {(A: {in} } REAL:

B: { in } REAL) } return REAL;

-- Surcharge de la fonction "+"

function "+" (A, B: VOLT) return VOLT;

return BIT:

MEMO VHDL Page 4

VHDL: du Langage à la Modélisation R. Airiau / J.M. Bergé / V. Olive / J. Rouillard

Photocopie de cette page autorisée par les auteurs sous réserve de la présence de cette mention

Déclarations d'entités

Corps d'architecture

architecture MODEL of ADD is

- -- Clause use éventuelles
- -- Déclarations de types, de constantes
- -- d'objets (mais pas de variables), de composants,
- -- de sous-programmes et d'attributs .
- -- Spécifications de corps de sous-programmes,
- -- d'attributs, de configurations et de déconnexion

begin

-- Instructions concurrentes
end { MODEL };

Déclaration de paquetages

```
{ library LIB; }
{ use LIB; }
package P1_PKG is
-- Clauses use éventuelles
-- Déclarations de types, d'attributs, d'objects
-- (sauf des variables) et de composants
-- Spécifications d'attributs et de déconnexions
constant NOM: STRING;
type L3 is ('0', '1', 'Z');
function "+" ( A1, A2: in L3) return L3;
procedure ETAT_SUITE
    ({ variable } ETAT: inout TIME;
        signal S: in L3; signal ENABLE: out L3);
end { P1_PKG };
```

Spécification de déconnexion

```
disconnect S1_GARDE, S2_GARDE: BIT4
after 1 ms;
disconnect others: BIT4 after 500 us;
disconnect all: TYPE_ADRESSE after 50 us;
```

Corps de paquetages et de sous-programmes

```
{ library LIB1; }
{ use LIB1.P2_PKG.all; }
package body P1_PKG is
-- Clauses use éventuelles.
-- Déclarations de types, d'objets (sauf variables),
-- de sous-programmes. Corps de sous-programmes

constant NOM: STRING:= "P1_PKG";
function "+" (A1, A2: in L3) return L3 is
... begin ... return V3; ... end "+";

procedure ETAT_SUITE
  ({ variable} ETAT: inout TIME;
        signal S: in L3; signal ENABLE: out L3) is ...
end P1_PKG;
```

Spécification de configurations

```
for C1, C2: COMPOSANT_C use open { generic map ( 10 ns , "Ci") { port map (E => F1(ENTREE), F2(S) => SORTIE) } ; for all : COMPOSANT_C2 use entity WORK.INVERSEUR ( A1 ) ; for C3: COMPOSANT_C use entity WORK.E1 (A3) ; for others: COMPOSANT_C use configuration WORK.CONF1;
```

Configurations

```
library WORK:
library LIB1:
configuration C1 of WORK.ENT1 is
-- specification d'attributs
-- clause use
for ENT1_BLOC -- configuration de bloc
 for C1: REGISTRE use entity LIB1.U1 (A2)
         { generic map (3 \text{ ns}, N \Rightarrow 8) };
  for A2 -- configuration de generate
   for all: REG_BIT use entity LIB1.R1 (A1);
   end for
  end for ; -- A2
 end for ;-- Cl
 for DATA: BUS_DONNEE use LIB2.D_BUS (A1)
            port map (S_IN => SIN;
                       S OUT => SOUT:
                       ERROR => ERR);
 end for ; -- DATA
for HORLOGE: CLOCK_G use configuration
    WORK.HORLOGE_CONF;
 end for ; -- HORLOGE ;
end for ; -- ENT1_BLOC
end { C1 };
```

MEMO VHDL Page 5

VHDL: du Langage à la Modélisation R. Airiau / J.M. Bergé / V. Olive / J. Rouillard

Photocopie de cette page autorisée par les auteurs sous réserve de la présence de cette mention

Visibilité des identificateurs

- -- Clause de référence à une bibliothèque. library STD_LIB ;
- -- WORK et STD sont deux bibliothèques
- -- prédéfinies, la clause library WORK, STD;
- -- précède implicitement chaque unité. WORK
- -- contient les paquetages: STANDARD et TEXTIO .
- -- Rend visible l'unité UAL de la
- -- bibliothèque STD LIB.

use STD_LIB.UAL;

- -- Rend visible toutes les unités
- -- de la bibliothèque STD_LIB.

use STD_LIB.all;

- -- Rend visible le paquetage P1_PKG défini
- -- dans la bibliothèque STD_LIB.

use STD_LIB.P1_PKG;

- -- Tous les noms du paquetage P1_PKG
- -- sont visibles

use P1_PKG.all;

- -- Les déclarations contenues dans le paquetage
- -- STANDARD sont visibles, une clause use
- -- STD.STANDARD.all; précède implicitement
- -- chaque unité.

Spécification d'attributs

attribute NOM_ATTRIBUT of

NOM_ENTITE | others | all : entity

- | architecture | configuration | procedure
- | function | package | type | subtype
- I constant | signal | variable | component
- I label is VALEUR ATTRIBUT :

attribute NIVEAU of C1, C2: label is 2

attribute NIVEAU of others: label is 0;

attribute SIMULATION of all: signal is CMOS;

attribute TOPOLOGIE of S1: signal is NORD;

attribute forotogic of SI . signal is NORD

 ${\bf attribute} \ VALEUR_T0 \ {\bf of} \ F1: {\bf function} \ {\bf is} \ 10 \ ;$

attribute VERSION of C1: component is "FIRST";

Référence d'attributs

N := C1'NIVEAU; if F1'REFLEXIVE then ... for I in A'RANGE loop ... ECRIRE (C1'GENERATION);

Attributs prédéfinis

- •S'QUIET { (T) } Signal, TRUE si S est tranquile pendant T au moins.
- •STRANSACTION Signal BIT, '1' si S est actif
- •S'STABLE { (T) } Signal, TRUE si aucun événement sur S depuis T
- •S'DELAYED { (T) } Signal S différé de T après NOW
- •S'ACTIVE Fonction, TRUE si S est actif
- •S'LAST_ACTIVE Valeur du temps écoulé depuis que S fût actif
- •S'EVENT Fonction booléenne, TRUE

si un événement vient d'arriver sur S

- •S'LAST_VALUE Dernière valeur de S avant le dernier événement
- •S'LAST_EVENT Valeur du temps écoulé depuis le dernier événement de S
- •T 'BASE Type de base de T
- •T 'LEFT Limite gauche de T
- •T 'RIGHT- Limite droite de T
- •T 'HIGHT La plus haute limite de T
- •T 'LOW La plus basse limite de T
- •T 'POS (X) Position de X dans le type de base de T
- •T VAL (X) -Valeur du X ème élément de T
- •T 'SUCC (X) =T 'VAL (T 'POS (X) + 1)
- •T 'PRED (X) =T 'VAL (T 'POS (X) 1)
- •T 'LEFTOF (X) = T ' PRED (X) si T est croissant, T 'SUCC (X) sinon
- •T'RIGHTOF (X) = T 'SUCC (X) si T est croissant, T 'PRED (X) sinon
- •A'LEFT { (N) } Limite gauche du
- N ième index de A
 •A'RIGHT { (N) } Limite droite du
- N ième index de A
- •A'LOW { (N) } Plus basse limite du
- N tême today de A
 - N ième index de A
- •A'HIGH { (N) } Plus haute limite du
 - N ième index de A
- •A'LENGTH { (N) } Longeur de A, N ème index
- •A'RANGE { (N) } Variation du N ième index
- •A'REVERSE_RANGE { (N) } Variation inverse du N ième index
- •B'BEHAVIOR FALSE si B contient

l'instanciation d'un composant

•B'STRUCTURE - TRUE si B ne contient


aucune affectation de signaux

Page 6 MEMO VHDL

```
DECODEUR BCD VERS 7 SEGMENTS ANODES COMMUNES
   entrée "val" valeur BCD sur 4 bits
-- sorties "SEG" 7 segments
library ieee;
use ieee.std_logic_1164.all; -- type std_logic
entity decode is
    port( val:in std_logic_vector (3 downto 0);
                                                   -- 7 => A;...;
          SEG:out std_logic_vector(7 downto 1)); -- 1 => G
end decode;
architecture arch of decode is
begin
    process(val)
    begin
          case val is
                when "0000" \Rightarrow SEG<="0000001";
                when "0001" => SEG<="1001111";
                when "0010" => SEG<="0010010";
                when "0011" \Rightarrow SEG<="0000110";
                                                     --e
                when "0100" => SEG <= "1001100";
                when "0101" => SEG <= "0100100";
                when "0110" => SEG <= "0100000";
                when "0111" => SEG<="0001111";
                when "1000" => SEG<="0000000";
                when "1001" => SEG<="0000100";
                when others => SEG<="11111111";
          end case;
    end process;
end arch;
```

```
--
          COMPTEUR DECOMPTEUR DECIMAL
   entrées : "h" signal d'horloge, "raz" remise à zéro du compteur,
              "ud" commande de comptage décomptage (ud=1 => comptage)
   sorties "s" 4 bits binaire codé en décimal
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity compd is
   port (h,raz,ud:in STD_LOGIC;s:out STD_LOGIC_VECTOR(3 downto 0));
end compd;
architecture compd_arch of compd is
signal temp : STD_LOGIC_VECTOR(3 downto 0);
begin
 process (h,raz)
  begin
    if raz='1' then temp<="0000";
    elsif h'event and h='1' then
    if ud='1' and temp="1001" then temp<="0000";
          elsif ud='1' then temp<=temp+'1';
          elsif ud='0' and temp="0000" then temp<="1001";
          else temp<=temp-'1';
          end if;
    end if;
  end process;
  s<=temp;
end compd_arch;
```

"Composant" qui, à partir d'un signal d'horloge à 8,... MHz, d'un signal de remise à zéro et d'un signal de comptage décomptage, nous permet d'incrémenter ou de décrémenter les valeurs de 0 à 9 sur un afficheur sept segments (au rythme d'un changement toutes les ½ secondes environ)



```
-- entrée "clk" pour l'horloge (quartz 8,...MHz)
-- entrée "raz" pour la remise zero du compteur
   entrée "ud" pour compter ou decompter (ud=1 --> compte)
   sorties "a,b,c,d,e,f,g" pour afficheur 7 segments anodes comm.
-- Composants "compd", "divfreq" et "decode" créés dans d'autres sources VHDL
library ieee;
use ieee.std_logic_1164.all; -- type std_logic
entity compaff is
    port(clk,raz,ud:in std_logic;a,b,c,d,e,f,g:out std_logic);
end compaff;
architecture arch of compaff is
component divfreq
    port (h: in STD_LOGIC;hbf: out STD_LOGIC);
end component;
component compd
    port (h,raz,ud:in STD_LOGIC;s:out STD_LOGIC_VECTOR(3 downto 0));
end component;
component decode
    port( val:in std_logic_vector (3 downto 0);
                                                   -- 7 => A;...;
          SEG:out std_logic_vector(7 downto 1)); -- 1 => G
end component;
signal clk2:std_logic;
signal val:std_logic_vector(3 downto 0);
signal seg:std_logic_vector(6 downto 0);
begin
fp1 : divfreq port map (clk,clk2);
fp2 : compd port map (clk2,raz,ud,val);
fp3 : decode port map (val,seg);
a \le seq(6);
b \le seq(5);
c < = seq(4);
d < = seq(3);
e < = seg(2);
f < = seg(1);
g < = seg(0);
end arch;
```

DOSSIER DES DOCUMENTATIONS RESSOURCE

Suite à une altération du fichier original, la suite de la documentation figure dans les fichiers :

- Documentations1.zipDocumentations2.zip

SYSTEME DE PALPAGE A TRANSMISSION RADIO

ETUDE DU RECEPTEUR (MI16)

DOSSIER DE QUESTIONNEMENT

Contenu du dossier :

Partie A	A : Etude fonctionnelle de la partie réception	1
A. 1	Principe de la mesure.	1
A.2	Signal émis.	1
A.3	Structure du récepteur.	1
Partie I	B : Le filtre ALC et le filtre 500/1000	2
B.1	Etude préliminaire	
B.2	Etude du filtre ALC	
B.3	Etude du filtre 500/1000.	2
Partie (C : Etude de la structure Led / Relay Driver	4
C.1	Etude fonctionnelle.	
C.2	Etude structurelle de la partie vue du primaire.	
C.3	Formes d'onde et temps de réponse du relais.	
Partie I	D : Etude de la carte MI 16 Front Panel	
D.1	Etude Fonctionnelle.	
D.2	Etude des microcontrôleurs.	
D.3	Etude structurelle de la carte MI16.	
D.4	Etude du programme gérant l'affichage	
Partie I	E : Gain en puissance de l'amplificateur HF	13
E.1	Notion de puissance incidente et de puissance réfléchie.	
E.2	Paramètres S d'un quadripôle.	
E.3	Identification de l'amplificateur RF.	
E.4	Gain en puissance de l'amplificateur non adapté	
E.5	Gain en puissance de l'amplificateur adapté	
Partie I	F: Cellules d'adaptation	17
F.1	L'outil « abaque de Smith »	
F.2	Adaptation à la sortie du filtre hélicoïdal L4.	
F.3	Cellules d'adaptation de l'amplificateur RF.	
Partie (G : Circuit logique programmable	19
G.1	Généralités.	
G.2	Diviseur de fréquence.	
G.3	Structure monostable.	
G.4	Réception du mot de 8 bits transmis par l'émetteur.	20

Partie A: Etude fonctionnelle de la partie réception.

Avant d'étudier le récepteur proprement dit, il faut comprendre le principe de la mesure et connaître la forme du signal émis.

A.1 Principe de la mesure.

Pour faire une mesure de distance avec une machine à commande numérique, nous allons utiliser les vitesses d'approche de la machine et mesurer un temps. Les vitesses sont régulées précisément et dans notre cas, on avance de 0.08m/s.

Pour des raisons d'occupation de canal de transmission, le signal utilisé a une fréquence de 1kHz (976Hz en réalité) et est modulé par saut de phase pour pouvoir transmettre une information binaire.

A chaque début de période du IkHz, nous regardons l'état du palpeur pour transmettre une période complète du signal. Si le palpeur n'est pas en contact avec la pièce, nous envoyons un signal en phase et s'il est en contact, un signal en opposition de phase.

A.1.1 Si on se limite à cette mesure, quelle est la précision obtenue?

Four améliorer la mesure, on décide de mesurer l'instant dans la période considérée où le contact s'est produit. Pour connaître le n^{ième} de période, nous utilisons un mot de 8 bits.

a.1.2 Quelle précision atteint-on maintenant? Cela est-il satisfaisant?

A.2 Signal émis.

- a.2.1 Caractériser le signal présent à la sortie de l'émetteur.
- a.2.2 Quelle est la fréquence d'émission du canal 37, le premier canal étant le canal 0?

A.3 Structure du récepteur.

Etude à partir du schéma bloc « MI16 LOGIC PWB 1/16 » page 1 du document schéma.


- A.3.1 Donner le rôle du filtre de 433 Mhz présent en entrée. Quel est le type de filtre utilisé ici?

 Le signal est ensuite amplifié et à nouveau filtré avec un filtre hélicoïdal. Nous rencontrons ensuite une structure appelée mixer.
- **a.3.2** Il est demandé d'expliquer le fonctionnement de cette structure Mixer et d'en donner le rôle. Utiliser des relations mathématiques pour illustrer les explications.
- **A.3.3** Donner la définition de la fréquence image ainsi que sa valeur numérique ici. Que peut-on dire de cette fréquence image ici ?
- **a.3.4** Quel est le rôle du filtre à 21.4 Mhz? Pourquoi utilise-t-on ce type de filtre?
- **a.3.5** Que peut-on dire du circuit MC3371. Que réalise-t-il ? Préciser toutes les valeurs numériques nécessaires à la compréhension du fonctionnement.
- A.3.6 Pourquoi est-il nécessaire d'utiliser deux transpositions de fréquence et non pas une seule pour le receiver 1 par exemple ?
- A.3.7 Il est possible de recevoir 69 canaux pour le signal d'entrée. De quelle façon va-t-on sélectionner l'un de ces 69 canaux ? Détailler la procédure utilisée dans le système. Vous préciserez la définition d'une diode varicap et donnerez sa caractéristique principale.

Partie B: Le filtre ALC et le filtre 500/1000.

B.1 Etude préliminaire

Soit la structure suivante :



Les Y sont des admittances.

- **B.1.1.1.1** Quel est le nom de cette structure?
- B.1.1.1.2 Démontrer la fonction de transfert de cette structure.

B.2 Etude du filtre ALC

Etude à partir du schéma « MI16 LOGIC PWB 3/16 » page 3 du document schéma.

- B.2.1 Caractériser le filtre réalisé autour du composant U2 broches 12,13 et 14. Donner son rôle.
- **3.2.2 Etude de la structure réalisée autour du composant** U1 (NE571).
 - ${\it B.2.2.1}$ De quel type de composant s'agit-il ?
 - **B.2.2.2** Dans quelle configuration est connecté ce NE571 ? Vous illustrerez votre réponse par un schéma.
 - B.2.2.3 Quelle est l'équation de la tension de sortie?
 - B.2.2.4 Connaissant la forme d'onde du signal d'entrée, en déduire le valeur numérique de la tension de sortie et conclure quant à la structure réalisée. (Ib = $140\mu A$)
 - **B.2.2.5** Quel est le rôle du composant R8?
- B.2.3 Caractériser le filtre réalisé autour du composant U2 broches 8,9 et 10. Donner son rôle.

B.3 Etude du filtre 500/1000.

Etude à partir du schéma « MI16 LOGIC PWB 4/16 » page 4 du document schéma.

- **B.3.1 Donner le nom du composant** MF10.
- B.3.2 Expliquer le principe de fonctionnement d'un filtre à capacités commutées. (Faire un schéma de principe)

B.3.3 Etude du TLC555

- B.3.3.1 Quel est le rôle de ce composant?
- B.3.3.2 Déterminer l'équation de la période du signal de sortie en fonction des éléments entourant ce composant U3. Il est demandé de faire un schéma équivalent de l'ensemble de la structure.
- B.3.3.3 Que peut-on dire du mode d'utilisation de ce composant?
- **B.3.4** Etude des structures incluant U4 et U5.
 - B.3.4.1 Dans quel mode de fonctionnement est utilisé U4? Justifier votre réponse.
 - B.3.4.2 Quel type de filtre est réalisé à la sortie de U4 broche 19. Vous justifierez votre réponse en précisant la fréquence caractéristique, la fonction de transfert (en utilisant les paramètres s), l'ordre du filtre et le gain. Conclure quant à la structure attendue.
 - B.3.4.3 Dans quel mode de fonctionnement est utilisé U5 ? Justifier votre réponse.
 - B.3.4.4 Quel type de filtre est réalisé à la sortie de U5 broche 19. Vous justifierez votre réponse en précisant la fréquence caractéristique, la fonction de transfert (en utilisant les paramètres s), l'ordre du filtre et le gain. Conclure quant à la structure attendue.
- **B.3.5** Etude des structures réalisées autour de U2 et U6.
 - B.3.5.1 Caractériser le filtre réalisé autour du composant U2 broches 5, 6 et 7. Donner son rôle.
 - B.3.5.2 Caractériser le filtre réalisé autour du composant U6 broches 5, 6 et 7. Donner son rôle.

Partie C: Etude de la structure Led / Relay Driver.

Etude à partir des schémas « MI16 LOGIC PWB $\,10/16$ et $\,11/16$ » pages $\,8$ et $\,9$ du document schéma.


C.1 Etude fonctionnelle.

- C.1.1 Quel est le rôle de toute cette structure?
- C.1.2 Définir le rôle exact du composant U16. Comment peut-on définir ce composant ? D'où viennent ses entrées ? Aurait-on pu se passer de ce composant ? Pourquoi ?
- C.1.3 Quels sont les rôles des sorties status, error et low battery? Pourquoi est-il nécessaire d'insérer des relais ici?
- C.1.4 En sortie de ce schéma existe un composant s'appelant VDR. Quelles sont les caractéristiques de ce genre de composant ?

Les relais donnant les sorties status et /status sont des relais créés par le concepteur du MI16 contrairement aux relais donnant les sorties error et low battery. Nous allons étudier plus en détail le fonctionnement de ces relais créés.

C.2 Etude structurelle de la partie vue du primaire.

Etude à partir du schéma « MI16 LOGIC PWB 11/16 » page 9 du document schéma. Soit la représentation suivante du transformateur :



Condition de fonctionnement donnée par le constructeur : $L_{1,2}=1.9\mu H$ pour f=7 Mhz Le cahier des charges impose un temps de réponse de ce relais de $1\mu s$ maximum.

C.2.1 Signal LEDTRIG

Définir les caractéristiques de ce signal. Quels peuvent être ses états ?

Dans la suite du problème, nous définissons les deux états possibles de LEDTRIG comme états 0 et 1 correspondant aux états définis ci-dessus.

C.2.2 LEDTRIG = 1

Nous supposons que le signal d'entrée vaut 1 (signal logique). Définir le mode de fonctionnement du transistor Q2. En déduire la valeur du courant ib_3 .

Il est demandé ici d'utiliser le théorème de Thévenin pour l'élaboration d'un schéma équivalent.

 $\mathbf{C.2.3}$ LEDTRIG = 0.

Nous supposons maintenant que le signal d'entrée vaut 0 (signal logique). L'état 0 est équivalent à 0V.

- C.2.3.1 Définir l'état du transistor Q2 lorsque LEDTRIG vient juste de passer à 0. Justifiez votre réponse.
- C.2.3.2 Nous allons étudier le fonctionnement de cette structure dans trois cas différents. Il vous est demandé d'établir l'équation différentielle de V₁, tension présente aux bornes de l'enroulement (2,1) du primaire, puis de résoudre cette équation pour chacun des trois cas suivants :

Remarque : Nous considérerons les secondaires à vide pour faire ces calculs

C.2.3.2.1 Q3 est "saturé"

C.2.3.2.2 Q3 est "bloqué"


C.2.3.2.3 Q3 fonctionne en linéaire

Remarque : pour chacun de ces trois cas, il est demandé d'établir un schéma équivalent. Vous ferez un résumé des résultats obtenus à l'issue de cette question.

La détermination des équation exactes étant quelque peu difficile à ce stade , il a été réalisé différentes simulations de cette structure, pour la partie primaire. Il est précisé que le signal LEDTRIG est à 1 pendant 2µs puis à 0 le reste du temps.


C.2.4 Analyse des simulations.

C.2.4.1 Simulation globale.




D'après la simulation ci-dessus, il existe une phase transitoire et une phase entretenue (après le passage de LEDTRIG à 0). Délimiter ces deux phases sur le document réponse DR4. ($u = \mu s$) Vous pouvez commenter ces deux phases sur votre copie.

C.2.4.2 Etude de la phase transitoire.



C.2.4.2.1 Deux phases apparaissent dans cette phase transitoire. Délimiter ces deux phases sur le document réponse DR4.

C.2.4.2.2 Etude de la première sous-phase.




C.2.4.2.2.1 Donner l'état de fonctionnement de Q3.

- C.2.4.2.2.2 En déduire l'équation de V1(t) et déterminer les constantes, ceci en vous aidant des graphes donnés et en tenant compte des résultats de la question C232.
- C.2.4.2.2.3 A quel moment, d'après la simulation, y a-t-il changement d'état de fonctionnement du transistor Q3 ? Calculer le temps correspondant. En déduire la valeur maximale de IR84. Confirmer ces valeurs sur la simulation.
- C.2.4.2.3 Etude de la seconde sous-phase.


La seconde sous-phase, jusqu'à la phase entretenue, dure un certain temps.

- C.2.4.2.3.1 Donner l'état de fonctionnement du transistor Q3.
- C.2.4.2.3.2 En déduire l'équation de V1(t) pendant cette sous-phase, connaissant la valeur de V1 au début de celle-ci (les constantes ne seront pas toutes définies ici), en vous aidant des résultats de la question C232. La forme de la courbe se confirme-t-elle sur le graphe?
- C.2.4.2.3.3 D'après les courbes suivantes, déterminer la date t à laquelle le système passe en phase entretenue. Quel événement est la traduction d'un changement d'état ?



C.2.4.3 Etude de la phase entretenue.

C.2.4.3.1 Après étude des graphes suivants, délimiter sur le document réponse DR5 les différentes phases de fonctionnement du transistor Q3. Commenter vos résultats sur votre copie.



- C.2.4.3.2 Déterminer, par le calcul, les valeurs de V1 à chaque changement d'état de Q3.
 - a. limite linéaire/bloqué
 - b. limite bloqué/saturé
 - c. limite saturé/linéaire

Repérer les valeurs limites obtenues sur les graphes et conclure.

C.2.4.3.3 A partir des résultats de simulation de Ic77(t), déduire les équations de V1(t) pour chaque état de fonctionnement de Q3.

C.2.5 Synthèse

Rédiger une synthèse de cette étude structurelle vue du primaire en maximum une page. La qualité de rédaction sera prise en compte.

C.3 Formes d'onde et temps de réponse du relais.

C.3.1 Formes d'onde.

Compléter le document réponse DR5.

VA est la ddp présente aux bornes de R87 et R88.

V'A est la ddp présente aux bornes de R90 et R89.

- C.3.2 Temps de réponse.
 - C.3.2.1 D'après le cahier des charges, rappeler le temps de réponse imposé par le constructeur.
 - C.3.2.2 Pourquoi le constructeur n'a-t-il pas utilisé les mêmes relais que pour les sorties error et low battery?
 - C.3.2.3 Calculer le temps de réponse entre le passage de LEDTRIG de 1 à 0 et la conduction du transistor Q4 (ou Q5). Ce temps satisfait-il le cahier des charges ?
 - C.3.2.4 Pourquoi a-t-on besoin des deux transistors Q4 et Q5 ainsi que des deux diodes D19 et D20.

Partie D: Etude de la carte MI 16 Front Panel.

D.1 Etude Fonctionnelle.

- D.1.1 Quelles sont les fonctions principales concernées par cette carte? Réaliser l'identification structurelle de ces fonctions principales sur les documents réponse DR1 à DR3.
 Soit le schéma fonctionnel de second degré de la fonction principale Fp5, document DP8
- **D.1.2** Réaliser l'identification structurelle du schéma fonctionnel de second degré de Fp5 donné sur les documents réponse DR1 à DR3.
- **D.1.3 Définir le rôle exact du composant** U1.
- **D.1.4 Définir le rôle exact du composant** U4.

D.2 Etude des microcontrôleurs.

Les microcontrôleurs utilisés sur cette carte sont des PIC16F870.

- D.2.1 A quelle famille appartient ce microcontrôleur? Pour mieux le situer, faites un rapide tour d'horizon des différentes familles que vous connaissez. Donnez la signification des différents termes et appellations utilisées.
- D.2.2 Quelles sont les caractéristiques principales de ce circuit?
- D.2.3 Est-il facile d'ajouter de la mémoire externe à ce composant? Détailler votre réponse.
- D.2.4 Quels sont les avantages et les limites de ce type de micro? Justifier le choix du concepteur pour cette application. Quelles autres solutions auraient pu être adoptée? Quelles auraient été les principales différences? (pour remplacer les PIC et peut-être d'autres structures du système...)

D.3 Etude structurelle de la carte M116.

- D.3.1 Etude de la fonction contrôle du système, partie réception série optique (Fp6).
 - **D.3.1.1** Calculer la fonction de transfert de la structure existant autour du composant U3 bornes 5, 6 et 7.
 - D.3.1.2 Faire les calculs relatifs à la structure existant autour du composant U3 bornes 1, 2 et 3. Tracer la représentation graphique de la fonction de transfert correspondante.
 - D.3.1.3 Donner le rôle du composant D1. Pourquoi a-t-on utilisé ce type de diode? Quelles sont ses caractéristiques principales?

- D.3.2 Etude de la partie affichage (Fp5).
 - D.3.2.1 De quel type d'affichage s'agit-il?
 - D.3.2.2 Comparer l'affichage classique avec l'affichage défini ci-dessus.
 - D.3.2.3 Expliquer qualitativement le fonctionnement de la structure proposée en précisant l'état des différents transistors Q2, Q3, Q4 et Q5.
 - D.3.2.4 On désire sélectionner les afficheurs dans l'ordre suivant : led4 ; led5 ; led6 et led7 ; led8,9 et 10 . Déterminer alors les signaux que l'on devra générer sur les broches RA0 ,RA1,RA2 et RA3 du composant U4. Vous présenterez votre résultat sous forme de chronogrammes.
 - D.3.2.5 Définir le rôle des éléments résistifs allant de R12 à R19. Calculer leurs valeurs limites sachant que le courant dans les diodes doit être de 3mA.
 - **D.3.2.6** Le microcontrôleur U4 remplace le composant MC14499 puisque ce composant est devenu absolète.
 - D.3.2.6.1 Faire l'identification entre les deux structures.
 - D.3.2.6.2 Expliquer le fonctionnement de ce composant de façon temporelle en faisant référence aux différentes entrées et sorties.

D.4 Etude du programme gérant l'affichage.

Le programme assembleur gérant l'affichage de la carte MI16 est donné pages 1 et 2 du dossier documentations ressource.

D.4.1 Etude de l'organisation du programme.

Faire un découpage du programme en différentes parties et donner un nom à ces différentes parties.

- D.4.2 Interruption
 - D.4.2.1 Définir ce qu'est une interruption.
 - D.4.2.2 Définir ce qu'est un vecteur d'interruption.
 - **D.4.2.3** De quelle façon va être gérée une interruption avec le PIC16F870 dans un programme écrit en assembleur ?
- D.4.3 Analyse du programme donné de la partie START à MAIN.


Décrire ce que réalise la partie de programme allant de START à MAIN. Cette description doit être très précise, chaque registre avec sa valeur doit être analysé tout en faisant référence à la structure étudiée.

- D.4.4 Analyse du sous-programme d'interruption.
 - D.4.4.1 Où se situe ce sous-programme d'interruption?
 - D.4.4.2 Il vous est demandé de réaliser un algorigramme de ce sous-programme.
 - D.4.4.3 Il vous est demandé alors d'en déduire le fonctionnement de cette interruption par rapport au fonctionnement global de l'afficheur.
- D.4.5 Valeurs numériques.
 - D.4.5.1 Quelle est la fréquence de fonctionnement du microcontrôleur ? En déduire le temps correspondant à un cycle d'horloge ainsi que le temps d'un cycle d'instruction.
 - D.4.5.2 Quelle est la durée correspondant à l'incrémentation unitaire du timer 0. Quelle est la valeur de départ du timer 0 ? En déduire le temps écoulé depuis l'initialisation du timer 0 et son débordement. A quelle caractéristique fonctionnelle correspond cette durée ?
- D.4.6 Etude du programme à partir de la partie AFFICH.
 - beddigit correspond aux valeurs des afficheurs 7 segments. beddigit va être mémorisé dans savbed.
 - ledsmode correspond aux valeurs à afficher dans les diodes électroluminescentes. ledsmode va ensuite s'appeler mode qui sera mémorisé dans savmode.
 - D.4.6.1 Dessiner l'algorigramme de la partie de programme allant de AFFICH jusqu'à la fin.
 - D.4.6.2 Commenter cet algorigramme de façon à justifier chacune des étapes par rapport au cahier des charges. Quel est le rôle de intflg ?

Partie E: Gain en puissance de l'amplificateur HF.

E.1 Notion de puissance incidente et de puissance réfléchie.

Soit un générateur non idéal (\underline{Eg} , \underline{Zg}) relié à une impédance de charge \underline{Z} ch. Nous nommerons Pt (puissance transmise) la puissance fournie par le générateur à la charge et Pi (puissance incidente) la puissance maximale que peut fournir le générateur.



E.1.1 Exprimer Pt et Pi en fonction des complexes \underline{Eg} , \underline{Zg} et \underline{Z} ch.

Nous définirons la puissance réfléchie Pr par la relation : Pr=Pi - Pt.

Maintenant que nous avons posé les notations, par analogie avec d'autres phénomènes physiques (optique par exemple), nous pouvons considérer que le générateur fournit toute la puissance incidente vers la surface imaginaire (SI) qui sépare le générateur de la charge et que la partie non absorbée par la charge est réfléchie sur cette surface.

On définit les ondes de puissances de la façon suivante :

- <u>ai</u>, onde incidente à la surface Si, avec Pi=0,5.<u>a</u>i.<u>a</u>i* (<u>a</u>i* représente le complexe conjugué de <u>ai</u>).
- <u>bi</u>, ande réfléchie sur la surface Si, avec Pr=0,5.<u>bi.bi</u>*.

On définit également le coefficient de réflexion par : p=bi/ai.

Dans le cas de la figure 1, on peut exprimer $\underline{a}i,\underline{b}i$ et $\underline{\rho}$ en fonction des éléments du montage. On obtient :

$$\underline{b_i} = \underline{\rho}.\underline{a_i} \quad ; \quad \underline{a_i} = \frac{\underline{E_g}}{2.\sqrt{\Re e(\underline{Z_g})}} \quad ; \quad \underline{\rho} = \frac{\underline{Z_{ch}} - \underline{Z_g^*}}{\underline{Z_{ch}} + \underline{Z_g}}$$

E.2 Paramètres S d'un quadripôle.




Figure 2

Les paramètres S permettent de caractériser le quadripôle Q de la figure 2 en reliant les ondes de puissance par la relation matricielle suivante :

$$\begin{pmatrix} \underline{b_1} \\ \underline{b_2} \end{pmatrix} = \begin{pmatrix} \underline{s_{11}} & \underline{s_{12}} \\ \underline{s_{21}} & \underline{s_{22}} \end{pmatrix} \begin{pmatrix} \underline{a_1} \\ \underline{a_2} \end{pmatrix}$$

 $\mathcal{E}.2.1$ Que représente physiquement chacun de ces paramètres S (sans oublier leur équation)?

E.3 Identification de l'amplificateur RF.


- E.3.1 L'étage d'entrée du récepteur radio est constitué d'un amplificateur RF faible bruit. Comment se nomme t-il et où se trouve t-il ?
- E.3.2 Calculer par approximation linéaire les paramètres S de ce composant à la fréquence de travail qui est de 433MHz.

Dans la suite, on utilisera pour ce composant et à cette fréquence, les valeurs suivantes des paramètres S:

$$\underline{Z}(S_{11})=34,0\Omega-j.62,8\Omega$$
; $\underline{Z}(S_{22})=55,1\Omega-j.47,4\Omega$; $\underline{S}_{21}=5,4\angle 128^{\circ}$; $\underline{S}_{12}=62.10^{-3}\angle 68^{\circ}$

- NB: Ces paramètres S sont obtenus par rapport à une résistance de 50Ω .
 - Les valeurs de S_{11} et S_{22} fournies, tout comme celles de la documentation constructeur, sont les valeurs de l'impédance équivalente caractérisée par rapport à 50Ω qui engendre le même point sur l'abaque de Smith. D'où la notation plus conforme $\underline{Z}(S_{11})$ et $\underline{Z}(S_{22})$.
- E.3.3 Calculer les valeurs numériques de S_{11} et de S_{22} à la fréquence de travail.

E.4 Gain en puissance de l'amplificateur non adapté.



On définit le gain de transfert en puissance G_T comme le rapport entre la puissance transmise à la charge et la puissance maximale disponible à la source.

E.4.1 Que vaut le gain de transfert en puissance $G_{T\,dB}$ de l'amplificateur placé dans les conditions de la figure 3 où Zg et Zch sont réelles et égales à 50Ω ?

Quand un quadripôle est dit « unilatéralisé », l'adaptation en entrée ne modifie pas les conditions d'adaptation en sortie et vice et versa.


- E.4.2 Quelles sont les conditions sur les paramètres S d'un quadripôle pour qu'il soit unilatéralisé? Au vu des valeurs numériques des paramètres S du quadripôle de notre étude, peut-on considérer l'amplificateur unilatéralisé? Justifiez votre réponse.
- E.4.3 Quelles sont les impédances $\underline{Z}g$ et $\underline{Z}ch$ nécessaires pour avoir adaptation simultanée du LNA (entrée et sortie)?

E.5 Gain en puissance de l'amplificateur adapté.

Dans cette partie, on se propose de déterminer le gain de transfert de puissance obtenu dans le cas de la double adaptation. Nous étudierons, dans un premier temps et dans le cas général, l'influence des impédances d'attaque et de charge du montage sur le gain de transfert en puissance du quadripôle. Nous appliquerons ensuite les résultats à notre cas particulier.

Nous superposons le montage réel aux sources d'évaluation du quadripôle (montage théorique utilisé pour déterminer les paramètres S du quadripôle). Soit le montage de la figure 4. Dans ce cas, le transfert en puissance peut s'imaginer en quatre temps :

- transfert entre $\underline{E}g$ et \underline{V}_{01} (suite de l'étude)
- transfert de \underline{V}_{01} vers Q (caractérisé par les paramètres S du quadripôle)
- transfert de Q vers \underline{V}_{02} (caractérisé également par les paramètres S du quadripôle)
- transfert de \underline{V}_{02} vers \underline{Z} ch (suite de l'étude)



Il reste donc à caractériser l'échange entre $\underline{E}g$ et \underline{V}_{01} et celui entre \underline{V}_{02} et $\underline{Z}ch$ pour pouvoir déterminer le transfert en puissance du montage réel.

E.5.1 Fransfert de \underline{V}_{02} vers $\underline{Z}ch$: Exprimer $\underline{\rho}s$ le coefficient de réflexion de la charge par rapport au générateur $2(\underline{V}_{02})$, en déduire la relation liant $\underline{a'}_2$ à $\underline{b'}_2$. Conclure sur l'influence de la charge par la relation obtenue entre \underline{a}_2 et \underline{b}_2 .

- E.5.2 Transfert entre $\underline{E}g$ et \underline{V}_{01} : Exprimer $\underline{\rho}e$ le coefficient de réflexion du générateur d'entrée par rapport à l'impédance caractéristique. En se plaçant en \underline{V}_{01} et en utilisant le théorème de superposition, établir la relation liant $\underline{b'}_1$ à $\underline{a'}_1$ quand on passive le générateur $\underline{E}g$. Toujours vu du générateur \underline{V}_{01} , que valent $\underline{b'}_1$ et $\underline{a'}_1$ quand on passive cette fois le générateur \underline{V}_{01} (en fonction de $\underline{E}g$, R_0 et $\underline{Z}g$)? En déduire la relation complète qui relie $\underline{b'}_1$ à $\underline{a'}_1$. Conclure sur l'influence du générateur par la relation obtenue entre \underline{a}_1 et \underline{b}_1 .
- E.5.3 Exprimer le nouveau gain de transfert en puissance (G_T) en fonction des $\underline{a}i$, des $\underline{b}i$ et des paramètres du générateur.
- E.5.4 Montrer que G_T peut s'exprimer en fonction des \underline{Sij} de $\underline{\rho}e$ et de $\underline{\rho}s$ par la relation suivante :

$$G_{T} = \frac{\left|\underline{s}_{21}\right|^{2} \cdot \left(1 - \left|\underline{\rho}_{e}\right|^{2}\right) \cdot \left(1 - \left|\underline{\rho}_{s}\right|^{2}\right)}{\left|\left(1 - \underline{\rho}_{s} \cdot \underline{s}_{22}\right) \cdot \left(1 - \underline{\rho}_{e} \cdot \underline{s}_{11}\right) - \underline{\rho}_{e} \cdot \underline{\rho}_{s} \cdot \underline{s}_{12} \cdot \underline{s}_{21}\right|^{2}}$$

$$\underline{\textit{NB}:} \; \textit{On powra utiliser la relation suivante}: \left(1 - \left|\underline{\textit{P}}_{e}\right|^{2}\right) = \frac{4.R_{0}.\Re\left(\underline{Z}_{g}\right)}{\left|R_{0} + \underline{Z}_{g}\right|^{2}}$$

 $\it E.5.5$ Appliquer cette relation à notre cas d'étude pour déterminer le gain $\it G_{T adapt}$ que nous obtenons lors de la double adaptation de l'amplificateur.

On prendra pour la question suivante, une valeur de $14\mathrm{dB}$ pour $G_{T\,non\,adapt}$ et de $16\mathrm{dB}$ pour $G_{T\,adapt}$. On rappelle également que l'atténuation en puissance d'une onde électromagnétique en champ libre est donnée par la relation suivante :

$$At_{dB} = -10.\log \frac{\lambda^2}{(4.\pi \cdot D_0)^2}$$

 D_0 représente la distance d'éloignement par rapport à la source λ représente la longueur d'onde du signal qui se propage

E.5.6 Sachant que le constructeur garantit une portée de 15m de son système, quelle serait la nouvelle portée si l'on réalise la double adaptation du LNA? L'adaptation est-elle justifiée?

Partie F : Cellules d'adaptation.

F.1 L'outil « abaque de Smith ».

L'abaque de Smith est un outil graphique permettant (entre autre) d'obtenir rapidement l'impédance équivalente (à une fréquence donnée) d'un réseau d'impédances aussi complexe soit-il. Soit \underline{Z} une impédance quelconque que l'on veut caractériser par rapport à une impédance \underline{Z}_0 . Le


coefficient de réflexion relatif à \underline{Z} vaut : $\underline{\rho} = \frac{\underline{Z} - \underline{Z}_0}{\underline{Z} + \underline{Z}_0}$. Soit en utilisant la forme réduite des

impédances : $\underline{\rho} = \frac{\underline{\underline{\mathscr{Z}}} - 1}{\underline{\underline{\mathscr{Z}}} + 1}$ avec $\underline{\underline{\mathscr{Z}}} = \frac{\underline{Z}}{\underline{Z}_0} = r + j.x$. $\underline{\rho}$ est complexe, il peut donc s'écrire sous la forme $\rho = p + j.q$.

- F.1.1 Montrer que le lieu de déplacement de $\underline{\rho}$ dans le plan complexe représente un cercle de centre $\left(\frac{r}{r+1};0\right)$ lorsque « r » est fixe et que « x » varie. Préciser le rayon du cercle.
- F.1.2 Lorsque « x » est fixe et que « r » varie, montrer que cette fois $\underline{\rho}$ décrit un cercle de centre $\left(1;\frac{1}{x}\right)$. Donner son rayon.
- F.1.3 Que dire du point B représentant le coefficient de réflexion de z^* (conjugué de z) par rapport au point A représentant celui de z?
- F.1.4 Même question en ce qui concerne le point C image de (1/2) par rapport à A.

F.2 Adaptation à la sortie du filtre hélicoïdal L4.

Nous allons utiliser une première fois l'abaque de Smith pour analyser un montage avec plusieurs impédances. Nous plaçons entre le filtre hélicoïdal L4 et l'entrée « RF » du circuit U17 (SA601) le quadripôle Q suivant en remplacement du condensateur C99.



On trouve dans la documentation constructeur la valeur du paramètre S_{11} à l'entrée du mixer et à la fréquence de $433 \mathrm{MHz}$. Soit $S_{11} = 9.843 \Omega + j.5,269 \Omega$ (toujours exprimé de la même façon, voir à la question $\mathcal{E}42$).

$$L2 = 8.08nF$$
; $C1 = 16.9pF$; $C3 = 12.8pF$


F.2.1 Construire sur l'abaque de Smith, du document réponse DR6, le tracé représenté par la lettre « A » correspondant à l'impédance d'entrée du mixer à la fréquence de travail. L'impédance de caractérisation sera de 50Ω . Expliquer le tracé.

- F.2.2 Sur le même document réponse, tracer le point « B » correspondant à l'impédance équivalente du mixer et du condensateur C1. Donner des explications.
- F.2.3 De la même façon, tracer le point « C » correspondant à l'impédance équivalente lorsque l'on ajoute L2.
- F.2.4 Enfin, tracer le point « D » correspondant à l'ensemble mixer et quadripôle Q.
- F.2.5 Quelle est l'impédance de charge du filtre L4 à la fréquence de travail ? Que peut-on en dire en fonction des préconisations du constructeur ?

F.3 Cellules d'adaptation de l'amplificateur RF.

Nous allons déterminer à l'aide de l'abaque de Smith, les cellules à placer en entrée et en sortie de l'amplificateur RF (LNA) pour avoir une adaptation complète de cet amplificateur.

La nouvelle structure du premier étage du récepteur serait celle de la figure 5. Pour avoir adaptation en entrée de l'amplificateur, le montage « d'attaque » doit présenter un coefficient de réflexion $\underline{\rho_e} = 0.236 + 0.571.j$ (caractérisation par rapport à 50Ω). Le montage de « charge » doit quant à lui présenter un coefficient de réflexion $\underline{\rho_s} = 0.209 + 0.357.j$ (toujours par rapport à 50Ω) pour avoir adaptation en sortie de l'amplificateur.



- F.3.1 Quelle est l'impédance équivalente que doit présenter le montage de charge des filtres utilisés ?
- F.3.2 A la fréquence de travail donner le circuit équivalent à l'ensemble antenne + filtre.
- F.3.3 Proposez une structure simple pour réaliser la cellule d'adaptation 1. On retiendra une cellule sans pertes isolant le « LNA » d'éventuelles composantes continues.
- F.3.4 Construire sur l'abaque de Smith, du document réponse DR7, le tracé permettant de trouver les éléments de cette première cellule d'adaptation. Donner les valeurs des composants.
- F.3.5 Quelle condition doit-on avoir sur l'impédance d'entrée du mixeur à la fréquence de travail pour avoir les caractéristiques optimales du second filtre?

On supposera dans la suite que cette condition est respectée.

- F.3.6 A la fréquence de travail donner le circuit équivalent à l'ensemble filtre + mixeur.
- F.3.7 Proposez une structure simple pour réaliser la cellule d'adaptation 2. On retiendra une cellule sans pertes isolant le « LNA » d'éventuelles composantes continues.
- F.3.8 Construire sur l'abaque de Smith, du document réponse DR8, le tracé permettant de trouver les éléments de cette seconde cellule d'adaptation. Donner les valeurs des composants.

Partie G: Circuit logique programmable.

G.1 Généralités.

- G.1.1 Dans le système étudié, les concepteurs ont utilisé un circuit logique programmable. Quelle est sa référence ? De quel type de circuit s'agit-il ?
- G.1.2 Quel est l'intérêt d'utiliser de tels circuits?
- G.1.3 Présenter succinctement les différentes familles de circuits programmables existantes. Expliquer les particularités de chacune d'elles et donner la signification des termes spécifiques employés.
- G.1.4 Quels sont les différents moyens utilisés pour décrire les fonctions internes désirées (dans le cas des circuits logiques de taille importante)?

G.2 Diviseur de fréquence.

Notre circuit programmable utilise une horloge de base à 4MHz. Il est utilisé en interne des signaux à 1 MHz, 250 kHz (noté 256), 15.6 kHz (noté 16) et 7.8 kHz (noté 8).

- G.2.1 Identifier la structure réalisant ces divisions de fréquence. Quelles sont les pages des schémas internes du circuit programmable concernées ?
- G.2.2 A quelle type de logique a-t-on à faire? Quels en sont les inconvénients?

Pour avoir une « portabilité » de la structure d'une marque de circuit à l'autre, on souhaite remplacer cette structure par une autre décrite en langage VHDL dont le cahier des charges est le suivant :

- fonctionnement en logique synchrone par rapport à l'horloge « clk »
- signal de réinitialisation de toutes les bascules sur le niveau bas du signal « nraz »
- signal de sortie « S1000 » de fréquence 1 MHz
- signal de sortie « S256 » de fréquence 250 kHz
- signal de sortie « S16 » de fréquence **15.6** kHz
- signal de sortie « S8 » de fréquence 7.8 kHz
- **G.2.3** Compléter le programme VHDL du document réponse DR9 qui décrit cette fonction. Vous disposez d'un « mémo VHDL » ainsi que de quelques exemples de programmes en documentations ressource.


G.3 Structure monostable.

Plusieurs structures monostables sont intégrées dans notre circuit logique, on se propose d'en étudier une en particulier. Cette structure est reportée sur le document réponse DR10.

- G.3.1 Analyser le fonctionnement de cette structure et compléter les chronogrammes du document réponse DR10.
- G.3.2 Ce monostable est-il redéclenchable ou non? Justifier votre réponse.

Four les mêmes raisons qu'a la question G23, on souhaite remplacer cette structure par une autre décrite en langage VHDL dont le cahier des charges est le suivant :

- fonctionnement en logique synchrone par rapport à l'horloge « F500 »
- signal de réinitialisation des bascules internes sur le niveau bas du signal « nraz »
- signal de lancement du monostable « Inmonos » actif sur front montant
- signal de sortie « Buzzer » actif à l'état « 1 » et d'une durée de 127 périodes de l'horloge à chaque déclenchement
- monostable non redéclenchable
- chronogramme désiré ci-dessous




G.3.3 Fournir un programme VHDL complet qui décrive cette fonction. Vous disposez d'un « mémo VHDL » ainsi que de quelques exemples de programmes en documentations ressource.

G.4 Réception du mot de 8 bits transmis par l'émetteur.


On s'attache dans cette partie à étudier le principe utilisé pour récupérer le mot de 8 bits transmis par l'émetteur (correspondant à l'instant où le palpeur a changé d'état à l'intérieur d'une période du $1 \, \mathrm{kHz}$).

- G.4.1 A l'aide des schémas constructeur, expliquer le principe utilisé pour récupérer le mot de 8 bits transmis de façon synchrone. Justifier le nombre de bits utilisés.
- **G.4.2** Comment retrouve-t-on le signal d'horloge de la liaison série synchrone ? Quelle est la fréquence du signal F256 ? A quoi nous sert ce signal ?
- G.4.3 En supposant que l'on ne garde que C33 entre les pattes 6 et 7 de U7(l'une ou l'autre des capacités en fonction de la série des circuits U7), vérifier la cohérence des valeurs de C33, R34, R35 et R36. Quelle est la plage de variation possible de la fréquence de Vco-out pour les valeurs extrêmes de R36?
- **G.4.4** Modéliser par un schéma de principe, le rôle de U8 et des composants associés (signal d'entrée : broche 2 de U7 ; signal de sortie : broche 9 de U7).
- **G.4.5** Lorsque le signal OUTHVCO=0, que se passe t-il pour la fréquence du signal IN256? Même question lorsque OUTHVCO=1.
- **G.4.6** Quel est le rôle des composants R32 et C30?


Question D11





Question D11





Question D11












Question F2

The Complete Smith Chart


Black Magic Design



Question F34

The Complete Smith Chart


Black Magic Design



Question F38

The Complete Smith Chart


Black Magic Design



<u>Question G23</u>

	E; td_logic_1164.all; librairie contenant le type std_log TD_LOGIC_UNSIGNED.ALL; librairie contenant l'extension de std_logic_vector	
entity divfreq port (end divfreq;	CLK,NRAZ : in STD_LOGIC; S1000,S256,S16,S8 : out STD_LOGIC);	
	e divfreq_arch of divfreq is TD_LOGIC_VECTOR (downto 0); compteur interne pour div donc sur bits	viser par
compteur:	process de comptage sync cess()	chrone
		•••••
		•••••
		•••••
		•••••
		•••••
		•••••
		•••••
		•••••
end pr	process;	
S1000<= S256<= S16<= S8<=	; ;	
end divfreq_a	_arch;	

NB : Placer des commentaires dans votre programme !



DR 10